Hsiuping University of Science and Technology Institutional Repository : Item 310993100/6654
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 4343/7642
造访人次 : 3971999      在线人数 : 881
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 进阶搜寻

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/6654

题名: 5T 靜態隨機存取記憶體
作者: 張育碩
黃佑燊
贡献者: 電機工程系
关键词: 單埠靜態隨機存取記憶體
預充電電路
待機啟動電路
寫入速度
讀取速度
日期: 2018-06-25
上传时间: 2018-10-14T05:17:30Z
摘要: 本專題提出一種5T靜態隨機存取記憶體，其主要包括一記憶體陣列、複數個控制電路、複數個預充電電路、一待機啟動電路、複數個字元線電壓位準轉換電路、複數個高電壓位準控制電路以及複數個寫入驅動電路，該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞設置一個控制電路、一個字元線電壓位準轉換電路以及一個高電壓位準控制電路，且每一行記憶體晶胞設置一個預充電電路以及一個寫入驅動電路，藉此於寫入模式時，可藉由該複數個控制電路以及該複數個寫入驅動電路以有效防止寫入邏輯1困難之同時，亦提高寫入邏輯1之速度，於讀取模式時，一方面藉由該複數個控制電路以及該複數個高電壓位準控制電路以於提高讀取速度的同時，亦避免無謂的功率耗損，另一方面藉由該複數個字元線電壓位準轉換電路以有效降低讀取時之半選定晶胞干擾，於待機模式時，可藉由該複數個控制電路以有效降低漏電流，且可藉由該待機啟動電路的設計，以有效促使靜態隨機存取記憶體快速進入待機模式。
显示于类别:[電機工程系(含碩士班)] 學生專題

文件中的档案:

档案 大小格式浏览次数
106.6.6號專題最終決議.pdf708KbAdobe PDF616检视/开启

在HUSTIR中所有的数据项都受到原著作权保护.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回馈