

【11】證書號數：M337932

【45】公告日：中華民國97(2008)年8月1日

【51】Int. Cl. : **H03K17/687 (2006.01)**

新型

全 4 頁

【54】名稱：CMOS電壓位準轉換器

CMOS VOLTAGE LEVEL CONVERTER

【21】申請案號：096217976

【22】申請日：中華民國96(2007)年10月26日

【72】創作人：余建政 YU, CHIEN CHENG

【71】申請人：修平技術學院 HSIUPING INSTITUTE OF TECHNOLOGY

臺中縣大里市工業路11號

【74】代理人：

1

[57]申請專利範圍：

1. 一種CMOS電壓位準轉換器，用以將一第一信號轉換為一第二信號，其包括：

一第一輸入端(IN)，用以提供一輸入電壓信號；

一第二輸入端(INB)，用以提供一反相的輸入電壓信號；

一第一輸出端(OUT)，用以輸出該第二信號；

一第二輸出端(OUTB)，用以輸出該

2

第二信號的反相信號；

一第一電源電壓，用以提供電壓位準轉換器所需之第一高電位電壓(VDDH)；

5. 一第二電源電壓，用以提供電壓位準轉換器所需之第二高電位電壓(VDDL)，該第二高電位電壓(VDDL)之位準係小於該第一高電位電壓(VDDH)之位準；

10. 一反相器(INV)，用以提供一個與輸

入電壓信號反相的信號；

一第一轉態驅動電路(1)，用以在輸入信號的電位發生變化時，提供一充電或放電路徑；以及

一第二轉態驅動電路(2)，用以在輸入信號的電位發生變化時，提供一放電或充電路徑；

其中，該轉態驅動電路(1)更包括：

一第一 NMOS 電晶體(MN1)，其源極連接至地(GND)，其汲極則連接至一第四 PMOS 電晶體(MP4)的閘極以及第二 PMOS 電晶體(MP2)的汲極，並供輸出該第二信號的反相信號，而其閘極連接至第一輸入端(IN)以及一第一 PMOS 電晶體(MP1)的閘極；一第一 PMOS 電晶體(MP1)，其源極連接至第一高電位電壓(VDDH)，其汲極連接至第二 PMOS 電晶體(MP2)的源極，而其閘極則連接至第一輸入端(IN)以及第一 NMOS 電晶體(MN1)的閘極；以及

一第二 PMOS 電晶體(MP2)，其源極連接至第一 PMOS 電晶體(MP1)的汲極，其汲極連接至第二 NMOS 電晶體(MN1)的汲極以及第四 PMOS 電晶體(MP4)的閘極，而其閘極則連接至第一輸出端(OUT)；

該轉態驅動電路(2)更包括：


一第二 NMOS 電晶體(MN2)，其源極連接至地(GND)，其汲極則連接至第四 PMOS 電晶體(MP4)的汲極以及第二 PMOS 電晶體(MP2)的閘極，而其閘極連接至第三 PMOS 電晶體(MP3)的閘極以及第二輸入端(INB)；

一第三 PMOS 電晶體(MP3)，其源極連接至第一高電位電壓(VDDH)，其汲極連接至第四 PMOS 電晶體(MP4)的源極，而其閘極則連接至第二 NMOS 電晶體(MN2)的閘極以及第二輸入端(INB)；以及


一第四 PMOS 電晶體(MP4)，其源極連接至第三 PMOS 電晶體(MP3)的汲極，其汲極連接至第二 NMOS 電晶體(MN2)的汲極以及第二 PMOS 電晶體(MP2)的閘極，而其閘極則連接至第二輸出端(OUTB)。

5. 2.如申請專利範圍第1項所述的CMOS電壓位準轉換器，其中該第一信號的振幅為0伏特至該第二高電位電壓(VDDL)之間。
10. 3.如申請專利範圍第2項所述的CMOS電壓位準轉換器，其中該第二信號的振幅為0伏特至該第一高電位電壓(VDDH)之間。
15. 4.如申請專利範圍第3項所述的CMOS電壓位準轉換器，其中該反相器的電壓源為該第二高電位電壓(VDDL)。
20. 25. 圖式簡單說明：
第一圖係顯示第一先前技術中電壓位準轉換器之電路圖；
第二圖係顯示第二先前技術中電壓位準轉換器之電路圖；
30. 第三圖係顯示本創作較佳實施例之電壓位準轉換器之電路圖；
第四圖係顯示本創作較佳實施例之輸入電壓信號及輸出電壓信號之暫態分析時序圖；
- 35.

(3)




第 1 圖




第 2 圖

(4)



第 3 圖



第 4 圖