

【11】證書號數：M337745

【45】公告日：中華民國97(2008)年8月1日

【51】Int. Cl. : **G01R19/04 (2006.01)**

新型 全 6 頁

【54】名稱：具可控制的NMOS電流源之電壓峰值檢知器

PEAK VOLTAGE DETECTOR HAVING CONTROLLABLE NMOS CURRENT SOURCE

【21】申請案號：096221771

【22】申請日：中華民國96(2007)年12月21日

【72】創作人：蕭明椿 SHIAU, MING CHUEN；陳志民 CHEN, ZHI MING；廖啓傑 LIAO, QI JIE；
盧建宏 LU, JIAN HOM【71】申請人：修平技術學院 HSIUPING INSTITUTE OF TECHNOLOGY
臺中縣大里市工業路11號

【74】代理人：

1

2

[57]申請專利範圍：

1. 一種具可控制的NMOS電流源之電壓峰值檢知器，用以檢測輸入電壓信號之峰值，其包括：

一輸入端，用以提供一輸入電壓信號；

一輸出端，用以輸出該輸入電壓信號之峰值電壓；

一電源供應電壓，用以提供電壓峰值檢知器所需之電源電壓(Vdd)和參考接地；

一差動放大器(1)，用以接受該輸入電壓信號及輸出端之輸出電壓回授信號，並提供充電電流信號給電流鏡(2)；

5. 一電流鏡(2)，用以根據該差動放大器(1)所提供之充電電流信號，而提供一充電電流給電容器(C)；

一控制電路(3)，用以接受該輸入電壓信號，並控制該差動放大器(1)係為導通(on)或關閉(off)狀態；以及

10.

一電容器(C)，該電容器之一端連接至電流鏡(2)，以便接收該電流鏡所供應之充電電流，而另一端則連接至參考接地；

其中，該差動放大器(1)更包括：

一第一PMOS電晶體(MP1)，其源極連接至電源電壓(Vdd)，閘極與第二PMOS電晶體(MP2)之閘極相連接，而汲極則與該電流鏡(2)以及第一NMOS電晶體(MN1)之汲極相連接；

一第二PMOS電晶體(MP2)，其源極連接至電源電壓(Vdd)，閘極與汲極連接在一起，並連接至第一PMOS電晶體(MP1)之閘極，而汲極則與第二NMOS電晶體(MN2)之汲極連接；

一第一NMOS電晶體(MN1)，其源極與第二NMOS電晶體(MN2)之源極以及作為電流源(IP)使用之NMOS電晶體(MN)的源極相連接，閘極用以接受該輸入電壓信號，而汲極則與該電流鏡(2)以及第一PMOS電晶體(MP1)之汲極相連接；

一第二NMOS電晶體(MN2)，其源極與第一NMOS電晶體(MN1)之源極以及作為電流源(IP)使用之NMOS電晶體(MN)的源極相連接，閘極用以接受輸出端之輸出電壓回授信號，而汲極則與該第二PMOS電晶體(MP2)之汲極相連接；以及

一電流源(IP)，該電流源(IP)係由一NMOS電晶體(MN)所組成，其閘極係連接至該控制電路(3)之輸出，汲極係連接至該第一NMOS電晶體(MN1)和該第二NMOS電晶體(MN2)之源極，而源極則連接至接地；

而該控制電路(3)更包括一第一CMOS反相器(INV1)和一第二CMOS反相器(INV2)，該第一CMOS反相器(INV1)和該第二

CMOS反相器(INV2)係呈串聯連接，且該第一CMOS反相器(INV1)係以該電源電壓(Vdd)來驅動，而該第二CMOS反相器(INV2)係以該電源電壓(Vdd)經串聯之至少一個二極體降壓後來驅動。

2.如申請專利範圍第1項所述之具可控制的NMOS電流源之電壓峰值檢知器，其中該電流鏡(2)包括：

10. 一第三PMOS電晶體(MP3)，其源極連接至電源電壓(Vdd)，閘極與汲極連接在一起，並連接至第一NMOS電晶體MN1之汲極；以及

15. 一第四PMOS電晶體(MP4)，其源極連接至電源電壓(Vdd)，閘極與第三PMOS電晶體(MP3)之閘極連接，而汲極則與該電容器(C)以及第二NMOS電晶體(MN2)之閘極相連接。

3.如申請專利範圍第1項所述之具可控制的NMOS電流源之電壓峰值檢知器，其更包括：

20. 一開關，該開關係與該電容器並聯連接，用以提供一放電路徑，以便將電容器上所儲存之電荷放電，俾利於下次輸入電壓信號之峰值檢測。

25. 4.如申請專利範圍第3項所述之具可控制的NMOS電流源之電壓峰值檢知器，其中該開關係由一金氧半電晶體所組成。

30. 圖式簡單說明：

第1圖 係顯示第一先前技藝中電壓峰值檢知器之電路圖；

35. 第2圖 係顯示第1圖電壓峰值檢知器之輸入電壓信號及輸出電壓信號之暫態分析時序圖；

第3圖 係顯示第二先前技藝中電壓峰值檢知器之電路圖；

40. 第4圖 係顯示第3圖電壓峰值檢知器之輸入電壓信號及輸出電壓信號

(3)

5

6

之暫態分析時序圖；


第 5 圖 係顯示中華民國公告案號第 517161 號專利案電壓峰值檢知器之電路圖；

第 6 圖 係顯示本創作較佳實施例之電壓峰值檢知器之電路圖；


第 7 圖 係顯示本創作較佳實施

例之輸入電壓信號及輸出電壓信號之暫態分析時序圖；

第 8 圖 係比較本創作電壓峰值檢知器與中華民國公告案號第 517161 號專利案電壓峰值檢知器之暫態電流分析時序圖。




第 1 圖




第 2 圖

(4)




第 3 圖




第 4 圖

(5)




第 5 圖




第 6 圖

(6)



第 7 圖



第 8 圖