English
|
正體中文
|
简体中文
|
全文笔数/总笔数 : 4343/7642
造访人次 : 3977662 在线人数 : 967
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by
NTU Library IR team.
搜寻范围
全部HUSTIR
工程學院
電機工程系(含碩士班)
--學生專題
进阶搜寻
登入
‧
上传
‧
说明
‧
关于HUSTIR
‧
管理
Hsiuping University of Science and Technology Institutional Repository
>
工程學院
>
電機工程系(含碩士班)
>
學生專題
>
Item 310993100/7306
数据加载中.....
jsp.display-item.identifier=請使用永久網址來引用或連結此文件:
http://ir.hust.edu.tw/dspace/handle/310993100/7306
题名:
單埠靜態隨機存取記憶體
作者:
周含科
;
高慶沅
贡献者:
電機工程系
关键词:
靜態隨機存取記憶體
日期:
2019-06
上传时间:
2020-08-17T07:37:07Z
摘要:
提出一種具高存取速度之5T單埠靜態隨機存取記憶體,其主要包括一記憶體陣列、複數個控制電路、複數個預充電電路、一待機啟動電路、複數個字元線電壓位準控制電路、複數個高電壓位準控制電路以及負數個寫入驅動電路,該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成,每一列記憶體晶胞設置一個控制電路、一個字元線電壓位準轉換電路以及一個高電壓位準控制電路,且每一行記憶體晶胞設置一個預充電電路以及一個寫入驅動電路,藉此於寫入模式時,可藉由該複數個控制電路以及該字元線電壓位準控制電路之組合以防止寫入邏輯1困難之同時,亦有效提高寫入邏輯1之速度,而於讀取模式時,一方面藉由該複數個控制電路以及該複數個高電壓位準控制電路以於提高讀取速度的同時,避免無謂的功率耗損,另一方面藉由該複數個字元線電壓位準轉換電路以有效降低讀取時之半選定晶胞干擾,於待機模式時,可藉由該數個控制電路以有效降低漏電流,且可藉由該待機啟動電路的設計,以有效促使靜態隨機存取記憶體快速進去待機模式。
显示于类别:
[電機工程系(含碩士班)] 學生專題
文件中的档案:
档案
大小
格式
浏览次数
書面報告PDF-單埠靜態隨機存取記憶體.pdf
1311Kb
Adobe PDF
187
检视/开启
在HUSTIR中所有的数据项都受到原著作权保护.
DSpace Software
Copyright © 2002-2004
MIT
&
Hewlett-Packard
/
Enhanced by
NTU Library IR team
Copyright ©
-
回馈