Hsiuping University of Science and Technology Institutional Repository : Item 310993100/2527
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 4334/7631
造访人次 : 3193937      在线人数 : 374
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 进阶搜寻

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/2527

题名: 7T雙埠靜態隨機存取記憶體
作者: 吳志彬;鄭濬哲
贡献者: 電機工程系
关键词: 7T
日期: 2010-04-15
上传时间: 2011-10-20T13:08:54Z
摘要: 本專題提出一種7T雙埠SRAM，其主要包括記憶體陣列以及複數個控制電路（2），記憶體陣列由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞設置一個控制電路，且每一記憶體晶胞（1）由一NMOS 存取電晶體（M3）、二NMOS 驅動電晶體（M1和M2）及二PMOS 負載電晶體（P1和P2）、一讀取用位元線（RBL）、一讀取用字元線（RWL）及第一和第二讀取用電晶體（M4和M5）所組成。每一控制單元連接至對應列記憶體晶胞中之每一記憶體晶胞的二NMOS 驅動電晶體（M1和M2）的源極端，以便因應不同操作模式而控制該等源極端之源極電壓，於寫入模式時，將選定記憶體晶胞中較接近寫入用位元線（WBL）之驅動電晶體（M1）的源極電壓設定成較接地電壓為高之一第一預定電壓且將選定晶胞中另一驅動電晶體（M2）的源極電壓設定成接地電壓，以便防止寫入邏輯1困難之問題；於待機模式時，將所有記憶體晶胞中之驅動電晶體的源極電壓設定成較接地電壓為高之一第二預定電壓，以便降低漏電流；而於其他模式時則將所有記憶體晶胞中之驅動電晶體的源極電壓設定成接地電壓，以便維持原有的電氣特性。
显示于类别:[電機工程系(含碩士班)] 學生專題

文件中的档案:

档案 大小格式浏览次数
全文.pdf7193KbAdobe PDF4773检视/开启

在HUSTIR中所有的数据项都受到原著作权保护.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回馈