| 摘要: | 本創作提出一種新穎架構之具低功率消耗之NMOS樹骨牌式電路,其係由一第一控制電路(3)、一第二控制電路(4)、以及複數個具NMOS樹之骨牌式基本閘所組成,其中,每一具NMOS樹之骨牌式基本閘係包括有一NMOS樹(1)、一第一PMOS電晶體(MP1)、一第一NMOS電晶體(MN1)、一保持電路(2)以及一時脈(clk),該保持電路(2)更包括有一反相器(INV)以及一第二PMOS電晶體(MP2)。 本創作所提出之具低功率消耗之NMOS樹骨牌式電路於操作模式時,藉由該第一控制電路(3)的設置以及將該時脈(clk)之邏輯高電位設定為較一第一電源電壓(Vdd)為高之一第二電源電壓(Vdd2),可使得於求値相位期間呈關閉狀態之該第一PMOS電晶體(MP1)的閘源極電壓與基底源極電壓均為一正値,因此可有效減少操作模式時之功率消耗。 再者,於待機模式時,藉由該第二控制電路(4)的設置以及將一待機指示信號(SB)之邏輯高電位設定為較該第一電源電壓(Vdd)為高之該第二電源電壓(Vdd2),以禁能(Disable)該反相器(INV)以及該第二PMOS電晶體(MP2),並且將呈關閉狀態之該第一PMOS電晶體(MP1)的閘源極電壓與基底源極電壓均設定為一正値,因此可有效減少待機模式時之功率消耗。結果,整體觀之本創作所提出之具低功率消耗之NMOS樹骨牌式電路可有效地減少功率消耗。 |
