Hsiuping University of Science and Technology Institutional Repository : Item 310993100/3693
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 4334/7631
造访人次 : 3196152      在线人数 : 385
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 进阶搜寻

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/3693

题名: 具低功率消耗之NMOS樹骨牌式電路 DOMINO CIRCUIT WITH NMOS TREE HAVING LOWER POWER CONSUMPTION
作者: 蕭明椿;彭嘉瑋;張雅筑
贡献者: 修平技術學院機械工程系
日期: 2009-07-21
上传时间: 2013-08-27T07:40:20Z
摘要: 本創作提出一種新穎架構之具低功率消耗之NMOS樹骨牌式電路,其係由一第一控制電路(3)、一第二控制電路(4)、以及複數個具NMOS樹之骨牌式基本閘所組成,其中,每一具NMOS樹之骨牌式基本閘係包括有一NMOS樹(1)、一第一PMOS電晶體(MP1)、一第一NMOS電晶體(MN1)、一保持電路(2)以及一時脈(clk),該保持電路(2)更包括有一反相器(INV)以及一第二PMOS電晶體(MP2)。 本創作所提出之具低功率消耗之NMOS樹骨牌式電路於操作模式時,藉由該第一控制電路(3)的設置以及將該時脈(clk)之邏輯高電位設定為較一第一電源電壓(Vdd)為高之一第二電源電壓(Vdd2),可使得於求値相位期間呈關閉狀態之該第一PMOS電晶體(MP1)的閘源極電壓與基底源極電壓均為一正値,因此可有效減少操作模式時之功率消耗。 再者,於待機模式時,藉由該第二控制電路(4)的設置以及將一待機指示信號(SB)之邏輯高電位設定為較該第一電源電壓(Vdd)為高之該第二電源電壓(Vdd2),以禁能(Disable)該反相器(INV)以及該第二PMOS電晶體(MP2),並且將呈關閉狀態之該第一PMOS電晶體(MP1)的閘源極電壓與基底源極電壓均設定為一正値,因此可有效減少待機模式時之功率消耗。結果,整體觀之本創作所提出之具低功率消耗之NMOS樹骨牌式電路可有效地減少功率消耗。
显示于类别:[電機工程系(含碩士班)] 專利

文件中的档案:

档案 大小格式浏览次数
ga-M361827.pdf104KbAdobe PDF347检视/开启

在HUSTIR中所有的数据项都受到原著作权保护.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回馈