Hsiuping University of Science and Technology Institutional Repository : Item 310993100/3728

English | 正體中文 | 简体中文 | Items with full text/Total items : 4342/7641
Visitors : 3555111 Online Users : 176

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electronic Engineering > Patents > Item 310993100/3728

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/3728

Title:	具放電路徑之雙埠靜態隨機存取記憶體 DUAL PORT SRAM HAVING A DISCHARGING PATH
Authors:	蕭明椿;張英信;林彥廷;許家禎
Contributors:	修平科技大學
Date:	2010-12-01
Issue Date:	2013-08-28T01:49:17Z
Abstract:	本創作提出一種具放電路徑之雙埠靜態隨機存取記憶體(Dual port SRAM)，其係包括一記憶體陣列，該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞與每一行記憶體晶胞各包括有複數個記憶體晶胞(1)；一第一偏壓電路(2)；一第二偏壓電路(3)；複數個放電路徑(4)，每一列記憶體晶胞設置一個放電路徑(4)；以及複數個寫入電壓控制電路(5)，每一列記憶體晶胞設置一個寫入電壓控制電路(5)。該等記憶體晶胞(1)係連接在一高電壓節點(VH)與一低電壓節點(VL)之間，該等寫入電壓控制電路(5)於對應之一寫入用字元線(WWL)為代表選定寫入狀態之邏輯高位準時，將一低電源供應電壓(LVDD)供應至該高電壓節點(VH)，俾藉由寫入操作時降低電源電壓以有效避免寫入邏輯1相當困難之問題；而於待機模式(standby mode)時，則藉由將該低電源供應電壓(LVDD)供應至該高電壓節點(VH)以及將較接地電壓為高之一電壓位準供應至該低電壓節點(VL)，以有效降低靜態隨機存取記憶體之功率消耗；再者，為了於高記憶容量及/或高速操作時仍能具有高可靠性與高穩定性之寫入操作，以及為了於待機模式時確實將該高電壓節點(VH)固定在該低電源供應電壓(LVDD)之位準，本創作於每一列記憶體晶胞設置一個放電路徑(4)。結果，本創作所提出之具放電路徑之雙埠靜態隨機存取記憶體，不但可有效避免習知具單一位元線之雙埠SRAM所存在寫入邏輯1相當困難之問題，並且也能兼具待機模式時降低漏電流之功效，同時即使於高記憶容量及/或高速操作時仍能具有高可靠性與高穩定性之寫入操作。
Appears in Collections:	[Department of Electronic Engineering] Patents

Files in This Item:

File	Size	Format
ga-M393773.pdf	206Kb	Adobe PDF	515	View/Open

Loading...