資料載入中.....
|
請使用永久網址來引用或連結此文件:
http://ir.hust.edu.tw/dspace/handle/310993100/3784
|
| 題名: | 具靜態雜訊邊際提昇之雙埠靜態隨機存取記憶體 DUAL PORT SRAM WITH IMPROVED SNM |
| 作者: | 蕭明椿;辜昱珽;陳嘉祥 |
| 貢獻者: | 修平科技大學 |
| 日期: | 2012-07-11
|
| 上傳時間: | 2013-08-28T03:21:19Z
|
| 摘要: | 本創作提出一種具靜態雜訊邊際提昇之雙埠靜態隨機存取記憶體，其主要包括一記憶體陣列以及複數個控制電路(2)，該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞設置一個控制電路，且每一記憶體晶胞(1)係包括一第一反相器(由一第一PMOS電晶體P1與一第一NMOS電晶體M1所組成)、一第二反相器(由一第二PMOS電晶體P2與一第二NMOS電晶體M2所組成)、一寫入用電晶體(由第三NMOS電晶體M3所組成)、一第一和第二讀取用電晶體(M4和M5)、一第三反相器(由一第一PMOS控制電晶體PC1與一第一NMOS控制電晶體MC1所組成)以及一第四反相器(由一第二PMOS控制電晶體(PC2)與一第二NMOS控制電晶體(MC2)所組成)。每一控制單元係連接至對應列記憶體晶胞中之每一記憶體晶胞的該第一NMOS電晶體(M1)的源極以及該第二NMOS電晶體(M2)的源極，以便因應不同操作模式而控制該第一NMOS電晶體(M1)的源極電壓以及該第二NMOS電晶體(M2)的源極電壓，藉此於寫入模式時，可有效防止寫入邏輯1困難之問題，於待機模式時，可有效降低漏電流，而於其他模式時則可維持原有的電氣特性。再者，將每一記憶體晶胞中之該第一NMOS電晶體(M1)的背閘極(back gate)連接至該第三反相器之輸出端，以及將該第二NMOS電晶體(M2)的背閘極與該第三NMOS電晶體(M3)的背閘極均該連接至該第四反相器之輸出端，以便有效提高雙埠靜態隨機存取記憶體之靜態雜訊邊際(SNM)。 |
| 顯示於類別: | [電機工程系(含碩士班)] 專利
|
文件中的檔案:
| 檔案 |
大小 | 格式 | 瀏覽次數 |
|---|
| ga-M433621.pdf | 124Kb | Adobe PDF | 325 | 檢視/開啟 |
|
在HUSTIR中所有的資料項目都受到原著作權保護.
|
