資料載入中.....
|
請使用永久網址來引用或連結此文件:
http://ir.hust.edu.tw/dspace/handle/310993100/6016
|
| 題名: | 7T 靜態隨機存取記憶體 |
| 作者: | 石明定;郭峻豪 |
| 貢獻者: | 電機工程系 |
| 關鍵詞: | 7T SRAM |
| 日期: | 2016-06-01
|
| 上傳時間: | 2017-07-26T03:24:16Z
|
| 摘要: | 本專題提出一種雙埠靜態隨機存取記憶體，其主要包括一記憶體陣列、複數個控制電路、複數個預充電電路、一待機啟動電路以及複數個高電壓位準控制電路，該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞設置一個控制電路，且每一記憶體晶胞係包括一第一反相器（由一第一PMOS電晶體P11與一第一NMOS電晶體M11所組成）、一第二反相器（由一第二PMOS電晶體P12與一第二NMOS電晶體M12所組成）、一存取電晶體（由第三NMOS電晶體M13所組成）、一第一讀取用電晶體M14以及一第二讀取用電晶體M15。每一控制單元係連接至對應列記憶體晶胞中之每一記憶體晶胞的該第一NMOS電晶體M11的源極以及該第二NMOS電晶體M12的源極，以便因應不同操作模式而控制該第一NMOS電晶體M11的源極電壓以及該第二NMOS電晶體M12的源極電壓，藉此於寫入模式時，可有效防止寫入邏輯1困難之問題，於讀取模式時，可於提高讀取速度的同時，亦避免無謂的功率耗損，於待機模式時，可有效降低漏電流，而於保持模式時則可維持原有的電氣特性。再者，藉由該待機啟動電路的設計，以有效促使雙埠靜態隨機存取記憶體快速進入待機模式，並因而有效提高雙埠靜態隨機存取記憶體之待機效能。此外，藉由該複數個高電壓位準控制電路的設計，以在於讀取邏輯0時藉由增加第二讀取用電晶體M15之導通程度，以進一步提高讀取速度。 |
| 顯示於類別: | [電機工程系(含碩士班)] 學生專題
|
文件中的檔案:
| 檔案 |
大小 | 格式 | 瀏覽次數 |
|---|
| 專題報告書.pdf | 561Kb | Adobe PDF | 757 | 檢視/開啟 |
|
在HUSTIR中所有的資料項目都受到原著作權保護.
|
