Hsiuping University of Science and Technology Institutional Repository : Item 310993100/1259
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 4343/7642
造访人次 : 3645647      在线人数 : 149
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 进阶搜寻

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/1259

题名: General and efficient timing models for CMOS AND-OR-INVERTER and OR-AND-INVERTER gates
作者: C. Y. Wu;M. C. Shiau
日期: 1990-09
上传时间: 2009-02-03T06:47:55Z
關聯: IEEE Trans. Computer-Aided-Design, pp. 1002-1009
显示于类别:[電機工程系(含碩士班)] 期刊論文

文件中的档案:

没有与此文件相关的档案.

在HUSTIR中所有的数据项都受到原著作权保护.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回馈