English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 4334/7631
造訪人次 : 3195331      線上人數 : 362
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 進階搜尋

請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/1577

題名: NMOS樹骨牌式電路
作者: 張雅筑;彭嘉瑋
貢獻者: 修平技術學院電機工程系
關鍵詞: NMOS;骨牌;PMOS
日期: 2008/12/10
上傳時間: 2009-03-18T12:08:29Z
出版者: 修平技術學院
摘要: 本專題提出之具低功率消耗之NMOS樹骨牌式電路於操作模式時，藉由該第一控制電路的設置以及將該時脈之邏輯高電位設定為較一第一電源電壓為高之一第二電源電壓，可使得於求值相位期間呈關閉狀態之該第一PMOS電晶體的閘源極電壓與基底源極電壓均為一正值，因此可有效減少操作模式時之功率消耗。
再者，於待機模式時，藉由該第二控制電路的設置以及將一待機指示信號之邏輯高電位設定為較該第一電源電壓為高之該第二電源電壓，以禁能該反相器以及該第二PMOS電晶體，並且將呈關閉狀態之該第一PMOS電晶體的閘源極電壓與基底源極電壓均設定為一正值，因此可有效減少待機模式時之功率消耗。結果，整體觀之本專題提出之具低功率消耗之NMOS樹骨牌式電路可有效地減少功率消耗。
顯示於類別:[電機工程系(含碩士班)] 學生專題

文件中的檔案:

檔案 描述 大小格式瀏覽次數
BD9402.pdf462KbAdobe PDF4053檢視/開啟

在HUSTIR中所有的資料項目都受到原著作權保護.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋