English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 4334/7631
造訪人次 : 3181204      線上人數 : 205
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 進階搜尋

請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/3298

題名: 5T靜態隨機存取記憶體(II)
作者: 許景程
蔡仲軒
貢獻者: 電機工程系
關鍵詞: 待機啟動電路
寫入模式
讀取模式
待機模式
漏電流
日期: 2012-11-12
上傳時間: 2013-07-23T06:12:54Z
摘要: 本專題提出一種具高效能之5T SRAM，有效防止寫入邏輯 1 困難之問題，於讀取模式時，可有效提高讀取速度，而於待機模式時，則可有效降低漏電流。再者，藉由待機啟動電路的設計，可有效促使5T SRAM 快速進入待機模式，並因而大幅提高靜態隨機存取記憶體之待機效能。
顯示於類別:[電機工程系(含碩士班)] 學生專題

文件中的檔案:

沒有與此文件相關的檔案.

在HUSTIR中所有的資料項目都受到原著作權保護.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋