Hsiuping University of Science and Technology Institutional Repository : Item 310993100/3667
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 4334/7631
造访人次 : 3184306      在线人数 : 461
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 进阶搜寻

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/3667

题名: 具NMOS樹之骨牌式電路 DOMINO CIRCUIT WITH NMOS TREE
作者: 蕭明椿
贡献者: 修平技術學院電機工程系
日期: 2009-02-01
上传时间: 2013-08-27T06:30:48Z
摘要: 本創作提出一種新穎架構之具NMOS樹之骨牌式電路,其係由一控制電路(3)、以及複數個具NMOS樹之骨牌式基本閘所組成,其中,每一具NMOS樹之骨牌式基本閘係包括有一NMOS樹(1)、一第一PMOS電晶體(MP1)、一第一NMOS電晶體(MN1)、一保持電路(2)以及一時脈(clk),該保持電路(2)更包括有一反相器(INV)以及一第二PMOS電晶體(MP2),而該控制電路(3)包括有一第三PMOS電晶體(MP3)以及一第四PMOS電晶體(MP4)。該具NMOS樹之骨牌式電路於求値相位(Evaluation phase)時(此時該時脈為邏輯高電位),由於呈關閉狀態之該第一PMOS電晶體(MP1)之基底係連接至電位較該第一電源電壓(Vdd)為高之該第二電源電壓(Vdd2),根據電晶體之本體效應(Body effect),該第一PMOS電晶體(MP1)之臨界電壓的絕對値上升,因此流經該第一PMOS電晶體(MP1)之次臨界漏電流減少;再者,由於該第一PMOS電晶體(MP1)閘極所接受之該時脈(clk)的邏輯高電位(Logic high)為該第二電源電壓(Vdd2)之電位,因此可進一步降低次臨界漏電流,結果,本創作所提出之具NMOS樹之骨牌式電路可有效地減少功率消耗。
显示于类别:[電機工程系(含碩士班)] 專利

文件中的档案:

档案 大小格式浏览次数
ga-M350181.pdf78KbAdobe PDF383检视/开启

在HUSTIR中所有的数据项都受到原著作权保护.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回馈