資料載入中.....
|
請使用永久網址來引用或連結此文件:
http://ir.hust.edu.tw/dspace/handle/310993100/3682
|
| 題名: | 具低功率消耗之NP骨牌式電路 NP-DOMINO CIRCUIT WITH LOWERING POWER CONSUMPTION |
| 作者: | 蕭明椿;陳冠宇 |
| 貢獻者: | 修平技術學院 |
| 日期: | 2009-07-21
|
| 上傳時間: | 2013-08-27T07:18:23Z
|
| 摘要: | 本創作提出一種新穎架構之具低功率消耗之NP骨牌式電路,其係由一第一控制電路(5)、一第二控制電路(6)、以及複數個具NMOS樹之骨牌式基本閘和複數個具可控PMOS樹之骨牌式基本閘所組成,其中,該等具NMOS樹之骨牌式基本閘和該等具可控PMOS樹之骨牌式基本閘係呈交隔串接,且該每一具NMOS樹之骨牌式基本閘係包括有一NMOS樹(1)、一第一PMOS電晶體(MP1)、一第一NMOS電晶體(MN1)、一第一保持電路(3)以及一時脈(clk),該第一保持電路(3)更包括有一第一反相器(INV1)以及一第三PMOS電晶體(MP3),而該每一具可控PMOS樹之骨牌式基本閘係由一具PMOS樹之骨牌式基本閘與一第一開關(SW1)所組成,該第一開關(SW1)係連接在一第一電源電壓(Vdd)與該具PMOS樹之骨牌式基本閘之間,並受一待機指示信號(SB)所控制,該具PMOS樹之骨牌式基本閘更包括有一PMOS樹(2)、一第二PMOS電晶體(MP2)、一第二NMOS電晶體(MN2)、一第二保持電路(4)以及一反相時脈(/clk),該第二保持電路(4)更包括有一可控反相器以及一第三NMOS電晶體(MN3),該可控反相器係由一第二反相器(INV2)與一第二開關(SW2)所組成,該第二開關(SW2)係連接在一第一電源電壓(Vdd)與該第二反相器(INV2)之正電源端子之間,並受該待機指示信號(SB)所控制。
於預充/放電相位,該第二PMOS電晶體(MP2)被關閉而工作在次臨界區,而於求値相位時,該第一PMOS電晶體(MP1)被關閉而工作在次臨界區此時藉由該第一控制電路(5)的設置以及將該時脈(clk)之邏輯高電位設定為較一第一電源電壓(Vdd)為高之一第二電源電壓(Vdd2),可有效減少操作模式下之功率消耗;而於待機模式時,則可藉由該第一開關(SW1)、該第二開關(SW2)與該第二控制電路(6)的設置以及將該待機指示信號(SB)之邏輯高電位設定為較該第一電源電壓(Vdd)為高之該第二電源電壓(Vdd2),以有效減少待機模式下之功率消耗。結果,整體觀之本創作所提出之具低功率消耗之NP骨牌式電路可有效地減少功率消耗。 |
| 顯示於類別: | [電機工程系(含碩士班)] 專利
|
文件中的檔案:
| 檔案 |
大小 | 格式 | 瀏覽次數 |
|---|
| ga-M361826.pdf | 208Kb | Adobe PDF | 366 | 檢視/開啟 |
|
在HUSTIR中所有的資料項目都受到原著作權保護.
|
