Hsiuping University of Science and Technology Institutional Repository : Item 310993100/3719
English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 4334/7631
造訪人次 : 3185719      線上人數 : 183
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 進階搜尋

請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/3719

題名: 寫入操作時降低電源電壓之雙埠靜態隨機存取記憶體(SRAM) DUAL PORT SRAM HAVING A LOWER POWER VOLTAGE IN WRITING OPERATION
作者: 蕭明椿
貢獻者: 修平科技大學
日期: 2010-08-11
上傳時間: 2013-08-28T01:41:37Z
摘要: 本創作提出一種寫入操作時降低電源電壓之雙埠(Dual port)SRAM，其係包括一記憶體陣列，該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞與每一行記憶體晶胞各包括有複數個記憶體晶胞(1)；複數個第一偏壓電路(2)，每一列記憶體晶胞設置一個第一偏壓電路(2)；以及一第二偏壓電路(3)。該等記憶體晶胞(1)係連接在一高電壓節點(VH)與一低電壓節點(VL)之間，該等第一偏壓電路(2)於對應之一寫入用字元線(WWL)為代表選定寫入狀態之邏輯高位準時，將一低電源供應電壓(LVDD)供應至該高電壓節點(VH)，俾藉由寫入操作時降低電源電壓以有效避免寫入邏輯1相當困難之問題；而於待機模式(standby mode)時，則藉由將該低電源供應電壓(LVDD)供應至該高電壓節點(VH)以及將較接地電壓為高之一電壓供應至該低電壓節點(VL)，以有效降低靜態隨機存取記憶體之功率消耗。結果，本創作所提出之寫入操作時降低電源電壓之雙埠SRAM，不但可有效避免習知具單一位元線之雙埠SRAM所存在寫入邏輯1相當困難之問題，並且也能兼具待機模式時降低漏電流之功效。
顯示於類別:[電機工程系(含碩士班)] 專利

文件中的檔案:

檔案 大小格式瀏覽次數
ga-M386579.pdf225KbAdobe PDF204檢視/開啟

在HUSTIR中所有的資料項目都受到原著作權保護.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋