Hsiuping University of Science and Technology Institutional Repository : Item 310993100/584

English | 正體中文 | 简体中文 | Items with full text/Total items : 4343/7642
Visitors : 3771039 Online Users : 333

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electrical Engineering & Graduate Institute > Patents > Item 310993100/584

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/584

Title:	具低雜訊之輸出緩衝電路 OUTPUT BUFFER WITH REDUCED NOISE
Authors:	蕭明椿
Contributors:	修平技術學院
Date:	2005-10-01
Issue Date:	2008-11-06T08:23:01Z
Abstract:	本發明提出一種新穎之具低雜訊的輸出緩衝電路，其不但電路結構簡單，並且也可有效防止接地電壓位準浮動以及避免雜訊的發生，同時，亦可提升整個晶片之穩定度。該輸出緩衝電路主要係包含一由PMOS電晶體 M1以及NMOS電晶體M2所組成的CMOS反相器、一第一NPN電晶體 Q1、一第二NPN電晶體Q2、以及一延遲電路1。當輸入信號IN由高位準變為低位準時，延遲電路所提供之延遲時間，可使得CMOS反相器中之 NMOS電晶體M2仍能導通一段時間，藉此可吸走部份的PMOS電晶體 M1之汲極電流，並使得第一NPN電晶體Q1的基極電流減少，從而減少瞬間流經第二NPN電晶體Q2之集極電流(即輸出電流)，結果，輸出電流的電流變化率變得較緩和，並且輸出電流的最大值變得更小，因此不但可有效抑制接地端所感應之瞬間電位差，並且可避免接地電壓位準的浮動以及雜訊的發生，同時亦可提升整個晶片之穩定度。
Appears in Collections:	[Department of Electrical Engineering & Graduate Institute] Patents

Files in This Item:

File	Description	Size	Format
I241066-1.pdf		57Kb	Adobe PDF	556	View/Open
I241066-2.pdf		16Kb	Adobe PDF	470	View/Open