Hsiuping University of Science and Technology Institutional Repository : Item 310993100/600

English | 正體中文 | 简体中文 | Items with full text/Total items : 4334/7631
Visitors : 3182923 Online Users : 427

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electrical Engineering & Graduate Institute > Patents > Item 310993100/600

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/600

Title:	三電晶體式動態隨機存取記憶體晶胞 A DRAM OF A 3-TRANSISTOR CELL
Authors:	蕭明椿
Contributors:	修平技術學院
Date:	2005-09-21
Issue Date:	2008-11-06T08:23:50Z
Abstract:	本創作提出一種同時兼具低待機電流及高操作速度之三電晶體式動態隨機存取記憶體晶胞，其係由一寫入電晶體N1、一儲存電晶體N2以及一讀取電晶體N3所組成，其中，該寫入電晶體N1之基底(substrate)係受控於一第一控制電壓BW，該第一控制電壓BW於寫入操作期間，係設定為較接地電壓為高之電壓(例如0.25V)，而在寫入操作期間以外之期間，則設定為較接地電壓為低之電壓(例如-0.5V)，而該儲存電晶體N2之基底與讀取電晶體N3之基底係連接在一起，並受控於一第二控制電壓BR，該第二控制電壓BR於讀取操作期間，係設定為較接地電壓為高之電壓(例如0.25V)，而在讀取操作以外之期間，則設定為較接地電壓為低之電壓(例如-0.5V)。藉此，即可因應動態隨機存取記憶體晶胞之操作模式(寫入操作、讀取操作或待機狀態)，而動態調整寫入電晶體 N1、及/或儲存電晶體N2、及/或讀取電晶體N3之臨限電壓，並同時達成低待機電流及高操作速度之雙重功效。
Appears in Collections:	[Department of Electrical Engineering & Graduate Institute] Patents

Files in This Item:

File	Description	Size	Format
M276302-1.pdf		79Kb	Adobe PDF	659	View/Open
M276302-2.pdf		12Kb	Adobe PDF	545	View/Open